OPUS


Entwicklung der Firmware eines Auslese- und Steuerungssystems für das

  • Die vorliegende Arbeit befasst sich mit der Entwicklung eines Detektor Steuerungssystems, welches in Form eines SoC1 als FPGA Firmware Komponente realisiert werden soll. Das SoC soll die Steuerung und Überwachung aller Einheiten und Komponenten des Detektor-Systems gewährleisten und eine Read-Out Geschwindigkeit der Medipix3 Chips von bis zu 1000 Bildern pro Sekunde ermöglichen. Da der Detektor für unterschiedliche Experimente flexibel einsetzbar sein soll, sollen zwei unterschiedliche Ethernet-Schnittstellen zur Ansteuerung des Detektors mit dem Computer und zur Datenauslese implementiert werden. Wobei das Gigabit Ethernet Interface als Einheit des SoC realisiert werden soll, welches sowohl für die Übertragung der Detektor-Daten als auch für die Übertragung der Befehle für die Steuerung des Detektors verwendet wird. Die vom PC kommenden Steuerbefehle müssen von dem SoC empfangen, interpretiert und ausgeführt werden.

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Sergej Smoljanin
URN:urn:nbn:de:bsz:mit1-opus-47223
Document Type:Diploma Thesis
Language:German
Year of Completion:2013
Release Date:2015/01/21
GND Keyword:Field programmable gate array; Gate-Array-Bauelement
Institutes:01 Elektro- und Informationstechnik
Access Rights:Frei zugänglich
Licence (German):License LogoEs gilt das UrhG

$Rev: 13581 $