OPUS


Volltext-Downloads (blau) und Frontdoor-Views (grau)

Implementierung eines ASK Modulator-Demodulator in VHDL

  • Es geht um das Design, die Implementierung und die Validierung eines digitalen Modulators-Demodulators ASK mit der Hardwarebeschreibungssprache Very High Speed Integrated Circuit Hardware Description Language (VHDL).

Download full text files

  • MasterarbeitJose.pdf
    deu

Export metadata

Additional Services

Search Google Scholar

Statistics

frontdoor_oas
Metadaten
Author:Jose Guillermo Benites Torres
Advisor:Thomas Beierlein, Alexander Lampe
Document Type:Master's Thesis
Language:German
Year of Completion:2018
Granting Institution:Hochschule Mittweida
Release Date:2021/11/05
GND Keyword:Modulation; Modularität; VHDL
Institutes:Ingenieurwissenschaften
DDC classes:621.392 VHDL
Open Access:Innerhalb der Hochschule
Licence (German):License LogoUrheberrechtlich geschützt