Deutsch
Login
Home
Search
Browse
Publish
FAQ
Volltext-Downloads (blau) und Frontdoor-Views (grau)
Schließen
Refine
Document Type
Master's Thesis
(1)
Year of publication
2018
(1)
Language
German
(1)
Keywords
VHDL (1)
(remove)
Author
Benites Torres, Jose Guillermo
(1)
Institute
Ingenieurwissenschaften (1)
(remove)
1
search hit
1
to
1
Export
BibTeX
CSV
RIS
10
10
20
50
100
Implementierung eines ASK Modulator-Demodulator in VHDL
(2018)
Benites Torres, Jose Guillermo
Es geht um das Design, die Implementierung und die Validierung eines digitalen Modulators-Demodulators ASK mit der Hardwarebeschreibungssprache Very High Speed Integrated Circuit Hardware Description Language (VHDL).
1
to
1